jueves, 22 de marzo de 2007

LABORATORIO FLIP - FLOPS

LABORATORIO # 1 (flip - flop)
INTRODUCCIÓN.-

Implementación y análisis de los diferentes tipos de circuitos biestables y flip – flops realizados con compuertas lógicas NAND y NOR y los correspondientes circuitos integrados comerciales.

OBJETIVOS

1. OBJETIVOS GENERALES

Conocer perfectamente el funcionamiento de los flip-flops de tipos s-r, tipo d, y los j-k, los cuales serán simulados en un simulador (PROTEUS), y demostrados físicamente en protoboard.

2. OBJETIVOS ESPECIFICOS

 Familiarizarse con el funcionamiento, estados y condiciones de cambio de estados de los diferentes tipos de circuitos biestables y flip – flops realizados con compuertas lógicas discretas y los correspondientes circuitos integrados comerciales.

 Observar y verificar el funcionamiento y constitución del flip flop S, R - flip flop tipo D - flip flop J, K.

 Estudiar internamente los dispositivos j-k y que su base son los s-r.

 Observar sus entradas prohibidas y además como hacer que sus salidas se pongan inmediatamente en ceros o unos.

 Ademán ver las formas de activar y desactivar las entradas.

 Observar las entradas prohibidas, lo que sucede en el circuito cuando introducimos estos datos y las salidas que nos muestran, los funcionamientos del circuito y como sus entradas varían de acuerdo a la entrada anterior.

3. RESUMEN.-

El laboratorio se empezó haciendo la simulación en el simulador (Proteus) de los circuitos biestables y flip – flops se observó el funcionamiento de dichos circuitos; tuvimos que ser muy cuidadosos en la simulación ya que el programa se colgaba, teniendo que empezar de nuevo el armado.

Después hicimos el montaje en el protoboard el cual lo realizamos con compuertas lógicas NAND porque una de sus compuertas estaba dañada, utilizamos el voltaje correspondiente para no sufrir pérdidas en los componentes.
Después de la ejecución del proyecto analizamos su funcionamiento, verificando lo aprendido.


4. MARCO TEORICO
Los circuitos flip-flops desempeñan un papel muy importante en la electrónica digital. Ellos son usados para medir frecuencia, computar el tiempo, dividir trenes de pulsos por una constante fija, generar señales en secuencia, memorización de registros (words), etc. Aunque hay muchas clases de flip-flop, todos ellos tienen por fin primordial almacenar un BIT binario, representado por un estado eléctrico alto o bajo. El circuito secuencial más simple es un Flip-Flop tipo SR.
SR FLIP – FLOP.-

Un SR flip-flop llamado algunas veces un "set-reset" flip-flop, es un circuito con dos entradas y dos salidas. Las salidas son complementos entre sí, o sea que, cuando la una esté en alto, la otra estará en bajo. Deriva su nombre del hecho de poder quitar (reset) y poner (set) el estado alto en la salida Q. cuando se aplique un pulso en cada una de las dos entradas: un pulso alto en la entrada S (set) quita, "borra", el pulso alto puesto en anterioridad en Q. En la práctica la polaridad del pulso de manejo dependerá del tipo de compuertas con las cuales se haya implementado el SR flip-flop. De las tablas de verdad podemos deducir su funcionamiento teniendo en cuenta que, cuando Q tiene lógica 1, el flip-flop se considera "set" (puesto), y cuando Q tiene lógica 0 es porque el flop-flop está "reset" (cleared, borrado). Las dos salidas Q y no-Q son simétricas (iguales) en lo que a características eléctricas se refiere, por lo que, de acuerdo con las circunstancias, se podrá tomar una u otra como tal.
EL DATA o D FLIP – FLOP.-

El flip - flop tipo D es una cierta modificación introducida al flip-flop clocked SR (controlado en su funcionamiento por los pulsos Clock en una sola línea común de entrada). Es agregado un inversor a una de las dos entradas del flip-flop, de tal forma que la entrada restante y la entrada del inversor queden unidas. Lo anterior garantiza que las entradas a la sección SR sean siempre complementarias una de otra, y asegura que el estado lógico en la salida Q será siempre el mismo estado lógico, alto o bajo, del último pulso que llegó a la entrada D.
La información dada tiene un carácter general, pero se podrá interpretar con las diferentes tablas de verdad, dadas por el fabricante para facilitar el experimento
EL JK FLIP – FLOP.-

Probablemente es el flip-flop más usado en los circuitos secuénciales lógicos, por su capacidad para CONTAR y DIVIDIR. Entrega un pulso completo de salida por cada dos pulsos de entrada, característica tenida en cuenta por muchos para denominarlo, también, "toggle"(basculante, ondulante, Si - No - Si - No, etc.) flip-flop, o sencillamente un T flip-flop.
Básicamente, el JK flip-flop es un biestable SR flip-flop con compuertas (clocked) dispuestas de tal forma que la acción PONER - QUITAR (set - reset) sea llevada a cabo por una sola línea de entrada.
Básicamente, se puede considerar el JK flip-flop como un circuito biestable con una sola entrada y dos salidas, completamente entre sí. En la práctica, el circuito integrado dispone de dos entradas auxiliares, marcadas J y K, dispuestas para "condicionar}" el estado que debe tomar la salida a partir del momento que llegue la próxima transición activa del pulso clock. La figura 16 muestra el circuito lógico y tabla de verdad para este flip-flop.
Se puede observar que, de acuerdo a como se encuentren las entradas J y K, la salida Q puede operar como Toggle o quedarse indefinidamente en un determinado estado, sin importar los pulsos en la entrada clock. Cuando se utiliza al flip-flop como contador o divisor, se pueden dejar libres las entradas J y K; en este caso, los pulsos cuya frecuencia se desea modificar, se deben poner en la entrada correspondiente al clock.
Podemos ver que estos circuitos funcionan básicamente las compuertas lógicas NOR, AND y NAND, y las compuertas que usamos son con la tecnología TTL.
Vamos a usar fuente de alimentación de cinco voltios para su implementación en el protoboard.

Además algunas compuertas funciona gracias a una retroalimentación que ocurre entre dos compuertas, ya que la salida de uno es la entrada del otro y así se puede lograr un efecto de variación de salidas para distintas secuencias de entradas que llegan a una misma posición de entrada.
5. LISTADO DE MATERIALES.-

Los componentes para realizar en este laboratorio son:
Para la simulación una PC con el Proteus u otro programa de simulación,

MATERIALES:

 PC con programas simuladores”PROTEUS”.
Todos los integrados que eran de industria LS
 IC 7400
 IC 7402
 IC 7404
 IC 7408
 IC 7410
 IC 7420
 IC 7432
 IC 7473
 IC 7474
 IC 7476
 Resistencias de:
4k7 – 10k – 20k - 220
 Diodos LED
 Transistores BJT 549


6. LABORATORIO.-

6.1.-Tabla de verdad de flip flop S-R con NOR.-
Este circuito no tuvo muchos problemas por que ya fue visto en la clase

S R Q /Q
0 0 X X
0 1 0 1
1 0 1 0
1 1 Q /Q








6.2.-Tabla de verdad de flip flop S-R con NAND.-

Una vez hecha la simulación su funcionamiento fue correcto y es el sgte:

S R Q /Q
0 0 Q /Q
0 1 0 1
1 0 1 0
1 1 X X









6.3.- La respuesta se especifica en la simulación.-

6.4.- Tabla de verdad de flip flop con entrada de habilitación.-













Aquí no se daban los resultados esperados, por lo que verificando el circuito se comprobó que avían dos errores en cuanto a la parte que habilita las entradas, y se cambio las compuertas NAND con unas AND.



6.5.- Tabla de verdad de flip flop tipo D.-



D CLK Q /Q
X 0 Q /Q
0 1 0 1
1 1 1 0
S R C Q /Q
X X 0 Q /Q
0 0 1 X X
0 1 1 0 1
1 0 1 1 0
1 1 1 Q /Q









6.6- demostrar mediante su funcionamiento que se comporta como un flip flop tipo D disparado por flanco.-

Modifique el circuito para que el disparo sea por el flanco complementario.



Efectivamente este circuito se comporta
Por disparo de flanco descendente











Y modificando la compuerta NOR
Que es de las habilitaciones de los SR
Se comporta por flanco ascendente


Negadores







6.7.- Montar el circuito de un flip – flop tipo D con disparo por flanco y entradas asincrónicas de preset y clear, verificar y comentar su funcionamiento.-












Este circuito además de darnos una entrada D y un control de la entrada nos brindan la posibilidad de poner la salida en uno con PRESET y ponerla en cero con CLEAR


6.8.- Montar el circuito de un flip – flop S-R maestro esclavo verificar y comentar su funcionamiento mediante el llenado de la respectiva tabla de verdad.-
S R CLK Q /Q
X X 0 Q /Q
0 0
Q /Q
0 1 1 0
1 0
0 1
1 1 X X












6.9.- Demostrar que mediante la realimentación de las salidas complementadas a las entradas S y R se obtiene el funcionamiento de un flip – flop J-K.-


Efectivamente si se obtiene simular la
Función del J, K, como se ve en la simulación.
En este circuito se hizo una modificación de resistencia de 10k por una de 20k Ohmios.










6.10.- Comprobar que el siguiente circuito montado en base a flip – flop tipo D de disparo por flanco, funciona como flip flop J-K de disparo por flanco.-












Funciona efectivamente como un flip flop por disparo de flanco ascendente, y se lo comprobó mediante un circuito basado en el esquema anterior y simulado en el PROTEUS.

7. CONCLUSIONES

Podríamos decir que todos los circuitos funcionaron correctamente a excepción de el # 9 por tuvimos que cambiar la resistencia de 10k por una de 20k.

Se observo el funcionamiento de los flip flop, su comportamiento y sus distintos estados para distinta secuencias de activación.

Se pudo observar cada etapa de los flip flop son la base de las memorias y también se pudo observar la etapas y como transmiten sus datos de un flip flop tipo S, R a otro S, R.

8. FE DE ERRATAS

Una de las principales experiencia que tuvimos a la hora de realizar las simulaciones en el simulador PROTEUS nos vimos que a la hora de elegir el TTL indicado no tuvimos cual y tuvimos errores debíamos colocar los TTL STD para la correcta simulación.

Al hacer el laboratorio en la protoboard también se tuvo el problema de primero hicimos mal una conexión por eso se recomienda realizarlo con cuidado por que tuvimos que rehacer el circuito de nuevo

Se tuvo problemas en la unión de los componentes en el simulador, así que tuvimos que observar las conexiones cuidadosamente.

También se tuvo que corregir los componentes que son de la activación de las distintas compuertas ya que en algunos casos se colocaron compuertas NAND y se las tubo que sustituir por compuertas AND, .Esto se pensó un principio pero luego simulando se vio que cambiándolo su funcionamiento era al volcado así que se dejo las compuertas NAND.

Alteramos los valores de las resistencias de entrada a los transistores ya que sino desviarían tanta corriente que no dejarían que se mantuviese un valor alto en la compuerta que pudiera realimentar a la entrada y no se reconocería se fuera una realimentación alta o baja.

1 comentario:

hectormiranda dijo...

Sergio:
Tu informe refleja en cierto modo el trabajo realizado, aunque con bastante irregularidad, debido pricipalmente a que no preparan las experiencias con anticipación.
Por otra paryte, en tu informe no has copiado ninguna de las figuras que ilustre las experiencias realizadas, asimismo, debes ser más cuidadoso con tu ortografía.
Finalmente, algo que no mencionaste en tus conclusiones y que en cierto momento resulto importante para que funcionará en primera instancia la simulación, fue la elección del tipo y la tecnología de los componentes utilizados, en algunos casos utilizaron dispositivos de colector abierto y en otros tecnología LS, por lo que especialmete los últimos circuitos no funcionaron adecuadamente.
Saludos.